日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

703-205-8000 1248-50SP HARHetal. 2062

This is to certify that the annexed is a true copy of the following application as filed to this Office.

斯 年 月 日 te of Application:

2000年 3月 7日

願番号 plication Number:

特願2000-062566

類 人 licant (s):

シャープ株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 4月28日

特 許 庁 長 官 Commissioner, Patent Office 近藤隆馬

出証番号 出証特2000-3032436

特2000-062566

【書類名】

特許願

【整理番号】

99J03782

【提出日】

平成12年 3月 7日

【あて先】

特許庁長官 近藤 隆彦 殿

【国際特許分類】

H04J 13/02

H03H 17/04

【発明の名称】

フィルタ回路

【請求項の数】

19

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

原 圭太

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

飯塚 邦彦

【特許出願人】

【識別番号】

000005049

【氏名又は名称】

シャープ株式会社

【代理人】

【識別番号】

100080034

【弁理士】

【氏名又は名称】

原 謙三

【電話番号】

06-6351-4384

【先の出願に基づく優先権主張】

【出願番号】

平成11年特許願第175178号

【出願日】

平成11年 6月22日

【手数料の表示】

【予納台帳番号】 003229

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9003082

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 フィルタ回路

【特許請求の範囲】

【請求項1】

複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、

最終段のユニット回路以外の任意の段のユニット回路で、前段のユニット回路からの出力と自段での演算結果との加算値を低ビット量子化し、その量子化結果と、該量子化結果のデジタル/アナログ変換値を前記加算値から減算した残差とを、後続のユニット回路へ順次転送してゆくことを特徴とするフィルタ回路。

【請求項2】

複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、

自段での演算結果を加算手段で前段からの累算値に加算するとともに、最終段のユニット回路以外の任意の段のユニット回路で、その加算値を低ビット量子化して後続のユニット回路へ順次転送し、かつ量子化結果のデジタル/アナログ変換値を前記加算値から減算することによって、次段のユニット回路における加算手段のダイナミックレンジの拡大を抑制することを特徴とするフィルタ回路。

【請求項3】

複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、

最終段のユニット回路以外の任意の段のユニット回路で、自段での演算結果を 前段からの累算値に加算した加算値を低ビット量子化し、その量子化結果のデジ タル/アナログ変換値を前記加算値から減算した残差を求めることで、該任意の 段以降のユニット回路では、前記累算値をアナログデータとデジタルデータとの 合算値で表し、最終段のユニット回路からは少なくともデジタルデータで出力す ることを特徴とするフィルタ回路。

【請求項4】

複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、

自段における演算結果を、転送されてきた前段の出力と相互に加算する第1の 加算手段と、

最終段のユニット回路および該最終段以外の任意の段のユニット回路に設けられ、前記第1の加算手段からの出力を低ビット量子化する量子化手段と、

自段における前記量子化手段の量子化結果を、前段までの量子化結果に加算してゆく第2の加算手段と、

前記量子化手段からの出力をアナログ変換するデジタル/アナログ変換手段と

前記第1の加算手段の出力から、前記デジタル/アナログ変換手段の出力を減算し、残差を次段のユニット回路へ出力する第3の加算手段とを含むことを特徴とするフィルタ回路。

【請求項5】

複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、

自段における演算結果を、転送されてきた前段の出力と相互に加算する第1の 加算手段と、

最終段のユニット回路および該最終段以外の任意の段のユニット回路に設けられ、前記第1の加算手段からの出力を低ビット量子化する量子化手段と、

自段における前記量子化手段の量子化結果を、前段までの量子化結果に加算してゆく第2の加算手段と、

前記量子化手段からの出力をアナログ変換し、その出力を次段の第1の加算手段に与えて、自段の第1の加算手段の出力から減算させるデジタル/アナログ変換手段とを含むことを特徴とするフィルタ回路。

【請求項6】

前記任意の段は予め定める段数おきの段であり、前記低ビット量子化による部分相関値の演算を周期的に行うことを特徴とする請求項1~5の何れかに記載のフィルタ回路。

【請求項7】

最終段のデジタル/アナログ変換手段の出力を、該最終段の前記第1の加算手段の出力から減算し、該最終段でのアナログ残差を求める第4の加算手段と、

前記第4の加算手段からの出力をアナログ/デジタル変換する高分解能のアナログ/デジタル変換手段とをさらに備えることを特徴とする請求項4~6の何れ

かに記載のフィルタ回路。

【請求項8】

前記各演算手段へのアナログ入力信号ラインに介在され、前記アナログ入力信号に代えて基準電圧を入力する第1の切換え手段と、

キャリブレーションモード時に前記各演算手段へ前記基準電圧を入力することによって現れるDCオフセット分を抽出する第2の切換え手段と、

前記DCオフセット分をストアするメモリと、

相関演算モード時に、前記メモリにストアされている前記DCオフセット分を 最終段の演算手段の相関出力から減算することで、オフセット補正を行う第5の 加算手段とをさらに備えることを特徴とする請求項4~7の何れかに記載のフィ ルタ回路。

【請求項9】

総ての第2の加算手段のビット数を、最終段の第2の加算手段のビット数と同一にするのではなく、初段から最終段まで段階的に前記ビット数を増加することを特徴とする請求項4~8の何れかに記載のフィルタ回路。

【請求項10】

前記量子化手段をコンパレータとし、2値または3値の量子化を行うことを特徴とする請求項4~9の何れかに記載のフィルタ回路。

【請求項11】

前記アナログ入力信号はスペクトラム拡散受信信号であり、前記係数は拡散符号であり、前記各演算手段は前記スペクトラム拡散受信信号と前記拡散符号との相関演算を行う相関演算器であり、スペクトラム拡散受信機に適用されて逆拡散を行うマッチトフィルタであることを特徴とする請求項1~10の何れかに記載のフィルタ回路。

【請求項12】

前記演算手段の段数Mは、前記拡散符号の符号長Nの整数 φ 倍個分設けられていることを特徴とする請求項 1 1 記載のフィルタ回路。

【請求項13】

前記演算手段の段数Mは、I成分用とQ成分用とのそれぞれに対して前記拡散

符号の符号長N個分設けられており、

さらに振幅計算部を備えていることを特徴とする請求項11記載のフィルタ回 路。

【請求項14】

前記M段の演算手段群がK組設けられており、同一段の演算手段には相互に同一の拡散符号が設定され、各組の演算手段群には、チップ周期Tcの1/Kだけ相互に位相がずれたクロック信号が与えられ、

さらに各群の最終段の演算手段からの相関出力を、前記T c / K 毎に順次選択 して出力するマルチプレクサを備えていることを特徴とする請求項11または1 3記載のフィルタ回路。

【請求項15】

前記演算手段は、前記M段の各段毎にK個が縦続接続されて構成されており、 各演算手段には、チップ周期Tcの1/Kだけ相互に位相がずれたクロック信号 が与えられることを特徴とする請求項11または13記載のフィルタ回路。

【請求項16】

前記係数を総て「1」として、アナログ入力信号の移動平均のアナログ/デジタル変換値を求めることを特徴とする請求項11~15の何れかに記載のフィルタ回路。

【請求項17】

前記複数段のユニット回路の縦続接続が部分的に複数列形成され、その複数列間の相互に対応する段のユニット回路内の演算手段は相互に同一のサンプリングタイミングでのアナログ入力信号を演算に用い、前記相互に対応する段の係数の加算値が、その段に所望とすべき係数値となるように各並列ユニット回路間で分割されて設定されることを特徴とする請求項1~10の何れかに記載のフィルタ回路。

【請求項18】

一方の列の演算結果を他方の列に合流させるにあたって、前記他方の列では、 前記アナログ入力信号に対する乗算係数が O であるユニット回路を用い、該ユニット回路における乗算係数を1として、前記一方の列のアナログ残差を前記アナ ログ入力信号に代えて入力し、前段からのアナログ残差に加算することを特徴と する請求項17記載のフィルタ回路。

【請求項19】

前記アナログ入力信号は通信用受信機の受信信号または周波数変換された信号であり、前記係数は帯域制限フィルタの特性を決定する係数であり、前記各演算手段は前記通信用受信機の受信信号または周波数変換された信号と前記帯域制限フィルタの特性を決定する係数との相関演算を行う相関演算器であり、通信用受信機の受信系信号の変換部に適用される帯域制限フィルタであることを特徴とする請求項17記載のフィルタ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、連続的なアナログ入力信号をサンプリングして時系列で入力し、この時系列アナログサンプリング信号に係数を乗じて演算するフィルタ回路に関し、特にスペクトラム拡散方式を用いる無線通信装置内の受信機のマッチトフィルタや帯域制限フィルタとして好適に実施されるフィルタ回路に関する。

[0002]

【従来の技術】

従来から、前記スペクトラム拡散受信機の逆拡散手段として、マッチトフィルタが使用されている。マッチトフィルタとして、従来のNタップのマッチトフィルタの構成例を図18に示す。図18において、dmおよびrmは、それぞれ時点mにおけるスペクトラム拡散受信信号および相関信号を表わし、pnは周期Nの拡散符号を表わす(n=0,1,2,…,N-1)。前記拡散符号pnの区間長(チップ区間長)をTcとして、受信信号dmはチップ区間長Tcと等しい周期で時間的にサンプリングされているものとする。なお、拡散符号pnにおいて、pnとpn+1とでは、pn+1の方が過去の符号を示すこととする。他の信号、たとえば受信信号dmにおいては、dmとdm+1とでは、dmの方が過去の信号を示す。

[0003]

送信側において拡散を受けるデータの区間長(シンボル区間長)をTsとすると、拡散比Nはチップ区間長Tc、シンボル区間長Tsとの間に、N=Ts/Tcの関係がある。図18のように、通常のマッチトフイルタでは、タップ数Mは拡散比Nに等しい。以下、動作説明を簡単化するため、受信信号 d m はベースバンド帯域の信号とする。

[0004]

遅延回路 d は、N-1個の遅延素子 d i (i=1, 2, …, N-1)が縦続接続されて構成されており、遅延素子 d 1には前記受信信号 d mが入力される。各遅延素子 d i での遅延時間は、前記チップ区間長T c に等しい。そして、各遅延素子 d i の出力 d m-i および入力信号 d mのそれぞれには、乗算回路 m n で拡散符号 p n が乗算されて、乗算回路出力の総てが加算回路 k にて相互に加算される。これによって、拡散符号 p n の 1 周期の区間T s に対する相関信号 r m が求められる。

[0005]

一般の拡散符号pnは、「+1」か「-1」の2値しかとらないので、通常の乗算回路mnは、加算回路kへの入力の正負を拡散符号pnに従って反転させて、前記各遅延素子diの出力dm-iおよび入力信号dmを出力する。図18の構成から理解されるように、マッチトフィルタ内部では、拡散符号pnを固定して、チップ区間長Tc毎にずれてゆく受信信号dmとの相互相関関数を計算している。受信信号dmと拡散符号pnとの位相が一致した時点で、相関信号rmの絶対値は最大値となる。受信信号dmと拡散符号pnとの周期性によって、この位相が一致する時点はシンボル区間長の前記Ts毎に訪れ、その時点が同期位相となり、同期捕捉や同期追跡に用いられる。このように、マッチトフィルタを用いる逆拡散は必ず拡散符号pnの1周期の区間Ts周期で行えるので、受信信号dmと拡散符号pnとの位相を合わせる操作は不要である。

[0006]

また、他のスペクトラム拡散受信機のマッチトフィルタとして、たとえば特開 平9-83486号公報には、アナログ入力信号に対し、PN符号による重み付 け加算を行い、加算結果をアナログ出力信号として出力する積和演算部を設け、 この積和演算部のアナログ出力を間欠的に保持し、保持したアナログ信号のピークを検出し、検出したピーク値のタイミングを決定して、このピーク値のタイミングでのみ、アナログ/デジタル変換器でアナログ信号のピーク値をデジタル化する技術が開示されている。

[0007]

このように構成することによって、アナログ/デジタル変換器の動作速度を最 小限に抑えることができ、この結果、消費電力の低減を図っている。

[0008]

さらにまた、他のフィルタ回路として、たとえばIEEE JOURNAL OF SOLID-STAT E CIRCUITS, Vol.30, No.12, DECEMBER 1995, P1350-1356の "A 20-Msample/s S witched-Capacitor Finite-Impulse-Response Filter Using a Transposed Structure." には、switched capacitor回路を用いて図19で示すようなFIRフィルタを構成し、入力信号viと係数a1~a4との乗算を行い、部分相関値をパイプライン方式で4段アナログ加算し、相関値voを出力する技術が開示されている。

[0009]

上記の論文に開示された技術によれば、短いタップ数の場合の相関値を、少ない消費電力で、アナログ計算することができる。

[0010]

さらにまた、他のフィルタ回路として、特許第2773075号公報には、電荷転送素子であるCCDをアナログシフトレジスタとして用い、相関値を出力するマッチトフィルタの技術が開示されている。このように構成することによっても、短いタップ数の場合の相関値を、少ない消費電力で、アナログ計算することができる。

[0011]

【発明が解決しようとする課題】

マッチトフィルタは、同期捕捉時間が短いという特長がある。しかしながら、 回路規模が大きくなるという問題点がある。すなわち、図18の構成をデジタル 回路で実現すると、加算回路kの回路規模が大きくなってしまうという問題があ る。これは、デジタルの多入力加算回路は、2入力加算回路の組合わせでしか実現することができず、タップ数がNの場合は、最低でもN-1個の2入力加算回路が必要となるためである。また、チップ区間長Tcが短くなるほど高速動作が要求されるので、消費電流が増大するという問題もある。

[0012]

そこで、これら問題を解決するために、上記特開平9-83486号公報に記載されるように、反転増幅回路を使ったアナログマッチトフィルタが注目されつ つある。

[0013]

しかしながら、上記特開平9-83486号公報に記載された構成では、アナログ/デジタル変換器の動作速度を抑えることで、ベースバンド処理部における消費電力を小さくできるが、アナログ信号のピークを検出するための回路が複雑になる。このように、アナログ出力信号でピーク検出した値をアナログ/デジタル変換しているので、ピーク検出が複雑であるにも関わらず、ピーク値の検出精度が低いという問題があった。したがって、アナログスペクトラム拡散受信信号を精度良く復調することができないという問題がある。

[0014]

また、前記図19で示す構成では、4段の少ないタップ数の例であるので、アナログ加算器 k 1 ~ k 4に大きなダイナミックレンジは必要ないが、マッチトフィルタとして用いるためには、256回から512回の部分相関値の加算が必要であり、このような多段の構成では、前記部分相関値が多く累積される後段側になるほど、その累積された部分相関値を飽和させないために、アナログ加算器には大きなダイナミックレンジが必要になる。このため、前記加算器での電力消費が大きいという問題がある。一方、前記部分相関値のレベルを小さくすると、加算器のダイナミックレンジを小さくすることが可能であるけれども、相関出力voの後続回路での処理を簡単にするために、デジタル出力へと変換するためのアナログ/デジタル変換器に高い分解能が必要になり、その構成が複雑化して電力消費が大きくなるという問題が生じる。

[0015]

さらにまた、特許第2773075号公報に記載された構成でも、少ないタップ数のPN符号の場合には問題が生じないけれども、実際のマッチトフイルタとして用いるためには、256回から512回の部分相関値の加算が必要であり、蓄えなければならない電荷量が多くなり、S/Nが劣化するという問題がある。

[0016]

本発明は、上記の問題点を解決するためになされたもので、その目的は、回路 規模や消費電力を小さくし、かつ回路規模や消費電力が少なくても受信信号の受 信精度を向上させ、後続回路での信号処理が簡単なフィルタ回路を提供すること にある。

[0017]

【課題を解決するための手段】

本発明に係るフィルタ回路は、上記の課題を解決するために、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、最終段のユニット回路以外の任意の段のユニット回路で、前段のユニット回路からの出力と自段での演算結果との加算値を低ビット量子化し、その量子化結果と、該量子化結果のデジタル/アナログ変換値を前記加算値から減算した残差とを、後続のユニット回路へ順次転送してゆくことを特徴とする。

[0018]

また、本発明に係るフィルタ回路は、上記の課題を解決するために、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が

求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、自段での演算結果を加算手段で前段からの累算値に加算するとともに、最終段のユニット回路以外の任意の段のユニット回路で、その加算値を低ビット量子化して後続のユニット回路へ順次転送し、かつ量子化結果のデジタル/アナログ変換値を前記加算値から減算することによって、次段のユニット回路における加算手段のダイナミックレンジの拡大を抑制することを特徴とする。

[0019]

上記の各構成によれば、各ユニット回路は部分相関値を演算し、その累算値が 所定値より大きくなる任意の段のユニット回路で、演算結果を低ビット量子化し 、後段側へは、前記累算値から量子化結果のアナログ変換値を減算した残差分の アナログ信号と、量子化結果とを、順次出力してゆく。

[0020]

したがって、前記累算値を求める加算手段のダイナミックレンジは、各ユニット回路内で求められる部分相関値と、前段のユニット回路からの前記残差分のアナログ信号との加算値に対して飽和しないレベルであればよく、たとえば前記マッチトフィルタとして用いるように256段や512段の多段構成としても、該加算手段の回路規模や電力消費を小さくすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0021]

また、前記低ビット量子化およびアナログ残差の演算のための構成は、前記のとおり最終段のユニット回路以外の任意の段のユニット回路に設けられるので、要求される出力の分解能に合わせて、たとえば1段おき、または2段おき等の等間隔に間引かれてもよく、このように構成することによって、必要最小限の回路構成で、要求機能(分解能)を満足することができる。

[0022]

さらにまた、本発明に係るフィルタ回路は、上記の課題を解決するために、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定され

ている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、最終段のユニット回路以外の任意の段のユニット回路で、自段での演算結果を前段からの累算値に加算した加算値を低ビット量子化し、その量子化結果のデジタル/アナログ変換値を前記加算値から減算した残差を求めることで、該任意の段以降のユニット回路では、前記累算値をアナログデータとデジタルデータとの合算値で表し、最終段のユニット回路からは少なくともデジタルデータとの合算値で表し、最終段のユニット回路からは少なくともデジタルデータで出力することを特徴とする。

[0023]

上記の構成によれば、各ユニット回路は部分相関値を演算し、任意の段以降では、その累算値をアナログデータとデジタルデータとの合算値で表す。すなわち、前記累算値が所定値より大きくなる任意の段のユニット回路で、演算結果を低ビット量子化し、後段側へは、前記累算値から量子化結果のアナログ変換値を減算した残差分のアナログ信号と、量子化結果とを、順次出力してゆく。

[0024]

したがって、前記累算値を求める加算手段のダイナミックレンジは、各ユニット回路内で求められる部分相関値と、前段のユニット回路からの前記残差分のアナログ信号との加算値に対して飽和しないレベルであればよく、たとえば前記マッチトフィルタとして用いるように256段や512段の多段構成としても、該加算手段の回路規模や電力消費を小さくすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0025]

また、本発明に係るフィルタ回路は、上記の課題を解決するために、複数段の ユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプ リングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている 係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果 と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、自段における演算結果を、転送されてきた前段の出力と相互に加算する第1の加算手段と、最終段のユニット回路および該最終段以外の任意の段のユニット回路に設けられ、前記第1の加算手段からの出力を低ビット量子化する量子化手段と、自段における前記量子化手段の量子化結果を、前段までの量子化結果に加算してゆく第2の加算手段と、前記量子化手段からの出力をアナログ変換するデジタル/アナログ変換手段と、前記第1の加算手段の出力から、前記デジタル/アナログ変換手段の出力を減算し、残差を次段のユニット回路へ出力する第3の加算手段とを含むことを特徴とする。

[0026]

上記の構成によれば、各演算手段からの部分相関値の累算値を演算するアナログの第1の加算手段が前記係数の設定などから飽和する虞のある1または複数の任意の段および最終段において量子化手段を設け、該量子化手段によって演算結果を低ビット量子化し、後段側へは、その量子化結果と、デジタル/アナログ変換手段および第3の加算手段によって求めた量子化による残差分のアナログ信号とを、それぞれ順次出力してゆく。カウンタなどで実現され、デジタルの加算手段であり、本構成によって増加することになる第2の加算手段の電力消費は、アナログの加算手段である第1の加算手段よりも飛躍的に小さい。

[0027]

したがって、第1の加算手段のダイナミックレンジは、対応する演算手段で求められる部分相関値と、前段の第3の加算手段からの前記残差分のアナログ信号との加算値に対して飽和しないレベルであればよく、たとえば前記マッチトフィルタとして用いるように256段や512段の多段構成としても、該第1の加算手段の回路規模や電力消費を小さくすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0028]

さらにまた、本発明に係るフィルタ回路は、上記の課題を解決するために、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータで出力するようにしたフィルタ回路において、自段における演算結果を、転送されてきた前段の出力と相互に加算する第1の加算手段と、最終段のユニット回路および該最終段以外の任意の段のユニット回路に設けられ、前記第1の加算手段からの出力を低ビット量子化する量子化手段と、自段における前記量子化手段の量子化結果を、前段までの量子化結果に加算してゆく第2の加算手段と、前記量子化手段からの出力をアナログ変換し、その出力を次段の第1の加算手段に与えて、自段の第1の加算手段の出力から減算させるデジタル/アナログ変換手段とを含むことを特徴とする。

[0029]

上記の構成によれば、各演算手段からの部分相関値の累算値を演算するアナログの第1の加算手段が前記係数の設定などから飽和する虞のある1または複数の任意の段および最終段において量子化手段を設け、該量子化手段によって演算結果を低ビット量子化し、後段側へは、その量子化結果と、デジタル/アナログ変換手段によって求めた前記量子化結果のアナログ変換値と、前記第1の加算手段からのアナログ信号とを、それぞれ順次出力してゆく。次段の第1の加算手段で、前記量子化結果のアナログ変換値は第1の加算手段からのアナログ信号から減算され、こうして残差分のアナログ信号が求められ、その段での演算結果に加算される。カウンタなどで実現され、デジタルの加算手段であり、本構成によって増加することになる第2の加算手段の電力消費は、アナログの加算手段である第1の加算手段よりも飛躍的に小さい。

[0030]

したがって、第1の加算手段のダイナミックレンジは、対応する演算手段で求

められる部分相関値と、前段からの前記残差分のアナログ信号との加算値に対して飽和しないレベルであればよく、たとえば前記マッチトフィルタとして用いるように256段や512段の多段構成としても、第1の加算手段の回路規模や電力消費を小さくすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0031]

また、本発明に係るフィルタ回路では、前記任意の段は予め定める段数おきの段であり、前記低ビット量子化による部分相関値の演算を周期的に行うことを特徴とする。

[0032]

上記の構成によれば、前記低ビット量子化による部分相関値を演算する構成を 、総ての段のユニット回路に設けるのではなく、前記予め定める段数おきの周期 的に設けるようにして、等間隔に間引きを行う。

[0033]

したがって、アナログ計算量が偏らないようにして、要求分解能を満足しつつ 、必要最小限の構成で、低消費電力に、相関値の演算を行うことができる。

[0034]

さらにまた、本発明に係るフィルタ回路は、最終段の演算手段のデジタル/アナログ変換手段の出力を、該最終段の演算手段の前記第1の加算手段の出力から減算し、該最終段でのアナログ残差を求める第4の加算手段と、前記第4の加算手段からの出力をアナログ/デジタル変換する高分解能のアナログ/デジタル変換手段とをさらに備えることを特徴とする。

[0035]

上記の構成によれば、最終段の演算手段で量子化できなかったアナログ残差を 、高分解能のアナログ/デジタル変換手段によってデジタル変換し、相関出力の 一部として用いる。

[0036]

したがって、前記最終段のユニット回路の第2の加算手段からの上位ビットの

相関出力と、前記アナログ/デジタル変換手段からの下位ビットの相関出力とを 合わせて実際の相関出力を形成するので、高精度な相関出力を得ることができる

[0037]

また、本発明に係るフィルタ回路は、前記各演算手段へのアナログ入力信号ラインに介在され、前記アナログ入力信号に代えて基準電圧を入力する第1の切換え手段と、キャリブレーションモード時に前記各演算手段へ前記基準電圧を入力することによって現れるDCオフセット分を抽出する第2の切換え手段と、前記DCオフセット分をストアするメモリと、相関演算モード時に、前記メモリにストアされている前記DCオフセット分を最終段の演算手段の相関出力から減算することで、オフセット補正を行う第5の加算手段とをさらに備えることを特徴とする。

[0038]

上記の構成によれば、第1の切換え手段を切換えて、各演算手段に基準電圧を入力するキャリブレーションモードとすると、出力されてきた相関出力はDCオフセット分を現すことになり、これを第2の切換え手段を切換えることで、通常の相関演算モード時の出力ラインからメモリに入力し、ストアしておく。

[0039]

したがって、前記通常の相関演算モード時には、第5の加算手段がそのストア 値を相関出力から減算することで、前記DCオフセット分を除去した高精度な相 関出力を得ることができる。

[0040]

さらにまた、本発明に係るフィルタ回路は、総ての第2の加算手段のビット数 を、最終段の第2の加算手段のビット数と同一にするのではなく、初段から最終 段まで段階的に前記ビット数を増加することを特徴とする。

[0041]

上記の構成によれば、前段側の演算手段での量子化結果にその段における量子 化結果を加算するカウント動作を行う第2の加算手段において、カウント値の小 さい初段側のビット数を小さく、最終段側となるにつれて大きく設定する。 [0042]

したがって、前記第2の加算手段は必要なビット数のみの構成となり、フリップフロップの回路規模を最小限にすることができる。

[0043]

また、本発明に係るフィルタ回路は、前記量子化手段をコンパレータとし、2 値または3値の量子化を行うことを特徴とする。

[0044]

上記の構成によれば、前述のように前記量子化手段は低ビットであるので、構成の簡単なコンパレータで実現する。

[0045]

さらにまた、本発明に係るフィルタ回路では、前記アナログ入力信号はスペクトラム拡散受信信号であり、前記係数は拡散符号であり、前記各演算手段は前記スペクトラム拡散受信信号と前記拡散符号との相関演算を行う相関演算器であり、スペクトラム拡散受信機に適用されて逆拡散を行うマッチトフィルタであることを特徴とする。

[0046]

上記の構成によれば、一般に、ベースバンド処理をすべてデジタル処理にした場合、電力の多くはマッチトフィルタで消費されてしまうのに対して、前述のように構成していることによって、大部分の処理はアナログ処理となり、ベースバンド処理部における電力消費を大幅に削減することができるとともに、回路規模を小さくすることができる。

[0047]

また、本発明に係るフィルタ回路では、前記演算手段の段数Mは、前記拡散符号の符号長Nの整数φ倍個分設けられていることを特徴とする。

[0048]

上記の構成によれば、1シンボル周期(拡散符号の1周期)のφ倍で、前記相 関出力を加算平均することができ、相関値の演算精度が良くなり、スペクトラム 拡散通信における同期を、精度良く、かつ迅速に補足することができる。

[0049]

さらにまた、本発明に係るフィルタ回路では、前記演算手段の段数Mは、I成分用とQ成分用とのそれぞれに対して前記拡散符号の符号長N個分、すなわち2 N個分設けられており、さらに振幅計算部を備えていることを特徴とする。

[0050]

上記の構成によれば、スペクトラム拡散受信信号の同相成分(I成分)と直交成分(Q成分)とのそれぞれと、前記拡散符号との相関演算を行い、その演算結果を、振幅計算部において、たとえば2乗和の平方根またはその近似値によって振幅値を計算することによって、複素マッチトフィルタを実現することができる

[0051]

したがって、このマッチトフイルタを含んだベースバンド処理部は、2系統のデータ列を同時に復調することができ、情報の伝送効率が良くなる。また、I成分とQ成分との拡散符号が同じ場合には、前記係数器を共通化することで、I成分用とQ成分用との2個のマッチトフィルタを個別に作成する場合に比べて、電力消費、回路規模とも少なくすることができる。

[0052]

また、本発明に係るフィルタ回路では、前記M段の演算手段群がK組設けられており、同一段の演算手段には相互に同一の拡散符号が設定され、各組の演算手段群には、チップ周期Tcの1/Kだけ相互に位相がずれたクロック信号が与えられ、さらに各群の最終段の演算手段からの相関出力を、前記Tc/K毎に順次選択して出力するマルチプレクサを備えていることを特徴とする。

[0053]

上記の構成によれば、たとえばK=2とすると、第1の系統の各演算手段と第2の系統の各演算手段とには、相互に位相がTc/2だけずれたクロック信号が与えられる。最終段の演算手段のうち、前記クロック信号によって、スペクトラム拡散受信信号がサンプリングされて相関値の演算されている系統側の演算手段からの相関値が、マルチプレクサで選択されて、前記相関出力として出力される

[0054]

したがって、それぞれの演算手段が相関演算を行う周期を前記チップ周期Tc毎の低速度動作としても、1チップ周期Tcの1/Kの時間間隔で、スペクトラム拡散受信信号のサンプリングが行われるので、時間的に細かく相関値の演算を行うことができる。

[0055]

さらにまた、本発明に係るフィルタ回路では、前記演算手段は、前記M段の各段毎にK個が縦続接続されて構成されており、各演算手段には、チップ周期Tcの1/Kだけ相互に位相がずれたクロック信号が与えられることを特徴とする。

[0056]

上記の構成によれば、たとえばK=2とすると、同一の拡散符号を使用するM 段の各段毎に2つの演算手段は、相互に位相がTc/2だけずれたクロック信号 に応答して、スペクトラム拡散受信信号をサンプリングして相関値の演算を交互 に行う。

[0057]

したがって、上記の構成に比べて、前記マルチプレクサを用いることなく、上記の構成と同様に、それぞれの演算手段が相関演算を行う周期を前記チップ周期 T c 毎の低速度動作としても、1チップ周期 T c の1 / K の時間間隔で、スペクトラム拡散受信信号のサンプリングが行われるので、時間的に細かく相関値の演算を行うことができるとともに、たとえば K = 2 の場合にはデジタル加算値が1ビット、K = 4 の場合には2 ビット増加し、スペクトラム拡散受信信号の同期を精度良く補足することができる。

[0058]

また、本発明に係るフィルタ回路は、前記係数を総て「1」として、アナログ 入力信号の移動平均のアナログ/デジタル変換値を求めることを特徴とする。

[0059]

上記の構成によれば、マッチトフィルタが同期補足を行っていない空き時間に、係数を総て「1」に切換えることによって、最終段の第2の加算手段からの出力がアナログ入力信号の移動平均値のアナログ/デジタル変換値を示すので、他の構成を全く変更することなく、該移動平均値のアナログ/デジタル変換値を求

めることもできる。

[0060]

さらにまた、本発明に係るフィルタ回路は、前記複数段のユニット回路の縦続接続が部分的に複数列形成され、その複数列間の相互に対応する段のユニット回路内の演算手段は相互に同一のサンプリングタイミングでのアナログ入力信号を演算に用い、前記相互に対応する段の係数の加算値が、その段に所望とすべき係数値となるように各並列ユニット回路間で分割されて設定されることを特徴とする。

[0061]

上記の構成によれば、比較的大きい係数値が設定される段では、ユニット回路 は複数個並列構成とされて、その段に所望とすべき係数値がそれらの各並列ユニット回路間で分割される。

[0062]

したがって、各ユニット回路内で、その段でのアナログ演算結果と前段からのアナログ残差とを加算する加算器のダイナミックレンジを小さくすることができる。たとえば、ダイナミックレンジが3の加算器は、ダイナミックレンジが1の加算器に比べて、3~5倍の電力を消費するので、単一の加算器を用いる場合に比べて、分割した並列ユニット回路内の加算器の電力消費の和は小さくすることができる。

[0063]

また、本発明に係るフィルタ回路は、一方の列の演算結果を他方の列に合流させるにあたって、前記他方の列では、前記アナログ入力信号に対する乗算係数が 0 であるユニット回路を用い、該ユニット回路における乗算係数を1として、前記一方の列のアナログ残差を前記アナログ入力信号に代えて入力し、前段からのアナログ残差に加算することを特徴とする。

[0064]

上記の構成によれば、一方の列の演算結果を他方の列に合流させるにあたって、アナログ入力信号に対する乗算係数が0のユニット回路は、如何なるアナログ 入力信号が入力されても、その乗算結果は0であるので、該乗算係数が0である ユニット回路を用いる。ここで、前記一方の列のユニット回路の縦続接続が終了した次の段に、対応して他方の列に乗算係数が0であるユニット回路がない場合は、たとえば遅延器の縦続接続などによって、前記乗算係数が0であるさらに後段側のユニット回路を用いる。そして、前記乗算係数を1として、前記一方の列のアナログ残差を前記アナログ入力信号に代えて入力する。

[0065]

したがって、合流される側のユニット回路の加算器では、本来、その段での乗算結果と、前段からのアナログ残差と、合流させるアナログ残差とを相互に加算する必要があり、他の段の加算器と同等のダイナミックレンジではオーバーフローを生じる虞があるのに対して、乗算係数が0であるユニット回路の加算器では、前段からのアナログ残差と、合流させるアナログ残差とを相互に加算するだけでよく、通常のユニット回路と同様に、前記オーバーフローの虞れをなくすことができる。

[0066]

さらにまた、本発明に係るフィルタ回路では、前記アナログ入力信号は通信用 受信機の受信信号または周波数変換された信号であり、前記係数は帯域制限フィ ルタの特性を決定する係数であり、前記各演算手段は前記通信用受信機の受信信 号または周波数変換された信号と前記帯域制限フィルタの特性を決定する係数と の相関演算を行う相関演算器であり、通信用受信機の受信系信号の変換部に適用 される帯域制限フィルタであることを特徴とする。

[0067]

上記の構成によれば、前記通信用受信機の受信系信号の変換部に適用される帯域制限フィルタでは、前記のような比較的大きい係数値を用いる必要があり、また前記ユニット回路の段数は10~20程度である。

[0068]

したがって、並列構成とすべき段が比較的前段側で、かつ縦続接続されるユニット回路の一部を前記合流のための特殊な構造にする必要がないように、ユニット回路の段数が最大の列の最後段のユニット回路の後方で合流を行う場合にも、並列回路側に設ける前記遅延器などは比較的少なくてすみ、好適である。

[0069]

【発明の実施の形態】

本発明の実施の第1の形態について、図1に基づいて説明すれば、以下のとおりである。

[0070]

図1は、本発明の実施の第1の形態のFIRフィルタの電気的構成を示すブロック図である。このFIRフィルタは、前記図10で示すフィルタではなく、図11で示すフィルタを基本構成としており、N段の相関演算ユニットFj(j=1,2,…,N、総称するときは添字jは省略する。以下同じ。)が縦続接続されて構成されている。チップ周期Tcでサンプリングされたタイミングmでのアナログ入力信号Smは、総ての相関演算ユニットFに共通に入力される。

[0071]

各相関演算ユニットF」は、演算手段を構成する乗算器M」および係数器A」と、第1の加算手段である加算器K1」と、量子化手段である量子化器Q」と、第1の遅延手段である遅延器D1」と、第2の遅延手段である遅延器D2」と、デジタル/アナログ変換手段であるデジタル/アナログ変換器C」と、第2の加算手段である加算器K2」と、第3の遅延手段である遅延器D3」と、第3の加算手段である加算器K3」とを備えて構成されている。

[0072]

なお、最終段の相関演算ユニットFNでは、遅延器D1N, D2Nおよびデジタル/アナログ変換器CNは、省略されてもよく、この図1は、設計の簡略化などのために、総ての相関演算ユニットFを同一構成とした例を示している。

[0073]

各乗算器Mjは、対応する係数器Ajに予め設定されている係数ajと前記アナログ入力信号Smとを相互に乗算し、その乗算結果は、加算器K1jにおいて、前段の相関演算ユニットFj-1における後述するアナログ残差信号と相互に加算されて、量子化器Qjで量子化される。なお、第1段目の相関演算ユニットF1における加算器K11に入力されるアナログ残差信号は、基準電圧Vref(図1の例では接地レベル)となっている。

[0074]

量子化器Qは、予め設定された基準レベルとアナログ加算値との大小を比較する1ビット出力のコンパレータで実現することができる。また、前記量子化器Qは、前記基準レベルを+側と-側とにそれぞれ設定する3値出力のコンパレータなどであってもよく、このように低ビット出力で、低消費電力の量子化器である

[0075]

量子化器Qjでの量子化結果は、カウンタなどで実現される加算器K2jにおいて、前段の相関演算ユニットFj-1の加算器K2j-1からの量子化結果と相互に加算され、遅延器D3jにおいて前記チップ周期Tcだけ遅延された後、次段の相関演算ユニットFj+1の加算器K2j+1に出力される。

[0076]

前記量子化器Qが前述のように3値出力の比較器である場合、加算器K2は、up/downカウンタで実現することができる。その場合、前記量子化器Qの出力が、「+1」であるときにはカウント値をインクリメントし、「-1」であるときにはカウント値をデンクリメントし、「0」であるときにはカウント動作を行わない。

[0077]

また、前記量子化器Qjでの量子化結果は、遅延器D2jにおいて前記チップ 周期Tcだけ遅延された後、デジタル/アナログ変換器Cjに入力されてアナロ グ信号に変換され、加算器K3jにおいて、遅延器D1jで遅延された前記加算 器K1jの出力から減算され、次段の相関演算ユニットFj+1への前記アナロ グ残差信号が作成される。

[0078]

このように構成することによって、遅延器D3jからのデジタル出力および加算器K3jからのアナログ残差出力を合わせて考えると、時点m+1のアナログ入力信号Sm+1に対して、第1段目の相関演算ユニットF1は、(Sm+1*a1)の部分相関値を出力する。時点m+2においては、時点m+1で出力された第1段目の相関演算ユニットF1での部分相関値は第2段目の相関演算ユニッ

トF2に転送され、アナログ入力信号 Sm+2に対して該第2段目の相関演算ユニットF2は、(Sm+1*a1)+(Sm+2*a2)となる部分相関値の累算値を出力する。同時に第1段目の相関演算ユニットF1は、(Sm+2*a1)の部分相関値を出力する。

[0079]

時点m+N-1においては、時点m+N-2で出力された部分相関値の累算値が最終の第N段目の相関演算ユニットFNに転送され、該相関演算ユニットFNは、(Sm+1*a1) + (Sm+2*a2) +…+(Sm+N-1*aN)の累算値を出力する。同時に、第1段目の相関演算ユニットF1は、(Sm+N-1*a1)の部分相関値を出力し、第2段目の相関演算ユニットF2は、(Sm+N-1*a1)の部分相関値を出力し、第2段目の相関演算ユニットF2は、(Sm+N-2*a1) + (Sm+N-1*a2)の累算値を出力する。

[0080]

つまり、常に最終第N段目の相関演算ユニットFNのデジタル出力部分から、 前記チップ周期Tc毎に、相関出力Omが出力される。

[0081]

以上のように構成することによって、アナログ加算器 K 1 j のダイナミックレンジは、対応する各相関演算ユニットF j で求められる部分相関値と、前段の相関演算ユニットF j ー 1 からの前記アナログ残差信号との加算値に対して飽和しないレベルであればよく、たとえば前記マッチトフィルタとして用いるようにN = 256 段や512 段の多段構成としても、該加算器 K 1 の回路規模や電力消費を小さくすることができるとともに、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0082]

本発明の実施の第2の形態について、図2に基づいて説明すれば、以下のとおりである。

[0083]

図2は、本発明の実施の第2の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、前述の図1で示すFIRフィルタに類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目

すべきは、このマッチトフィルタでは、前記第3の加算手段である加算器K3j-1が、前記第1の加算手段である加算器K1jで共用されていることである。 オペアンプなどを用いて実現されるアナログの加算器K1jは、3以上の入力に対しても相互に加減算を行うことができ、アナログ信号である前記デジタル/アナログ変換器Cj-1からの出力をこの加算器K1jで減算して、前記アナログ残差信号を求めることができる。

[0084]

また、スペクトラム拡散受信機に適用されて逆拡散を行うマッチトフィルタであるので、前記係数器Ajは拡散符号生成手段となり、それぞれ拡散符号Pjをストアしており、該拡散符号Pjを前記乗算器Mjにチップ周期Tc毎に出力する。前記拡散符号Pjは、「+1」または「-1」の2値であり、これに対して前記係数ajは、多値であってもよい。前記拡散符号Pjは、時間経過に係わりなく、固定値であるけれども、通信エリアなどに対応して複数種類設定可能とし、それらの1つを選択使用するようにしてもよい。

[0085]

さらにまた、前記アナログ入力信号Smはスペクトラム拡散受信信号Dmとなり、前記乗算器Mjは前記スペクトラム拡散受信信号Dmと前記拡散符号Pjとの相関演算を行う相関演算器となり、最終段の相関演算ユニットFNからの相関出力Omは、相関信号Rmとなる。相関演算ユニットFjの段数Nは、前記拡散符号Pjの符号長のN個分設けられている。

[0086]

このようにして、前記図1で示す加算器K1の回路規模や電力消費を小さくすることができるとともに、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができるFIRフィルタで、スペクトラム拡散受信機に適用されて逆拡散を行う基本的なマッチトフィルタを実現することができる。

[0087]

本発明の実施の第3の形態について、図3に基づいて説明すれば、以下のとおりである。

[0088]

図3は、本発明の実施の第3の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、前述の図2で示すマッチトフィルタに類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このマッチトフィルタでは、一部の相関演算ユニットFi(i=2,4,…,N-1)で、量子化器Qiと、遅延器D2iと、デジタル/アナログ変換器Ciと、加算器K3iとが省略されていることである。この図3の例では、1段おき、すなわち相関演算ユニットFjの段数Nに対して、N/2個が間引かれている。

[0089]

間引かれている相関演算ユニットFiでは、乗算器Miが前記部分相関値を演算し、加算器Kliが前段の相関演算ユニットFi-lからの前記アナログ残差信号との加算値を求め、その加算値が遅延器Dliにおいて前記チップ周期Tcだけ遅延された後出力されるとともに、前段の相関演算ユニットFi-lにおける量子化結果が遅延器D3iにおいて遅延されてスルー出力される。

[0090]

前記間引きの度合いは、相関信号Rmに必要な分解能に応じて決定することができ、前記1段おき、または2段おき等の等間隔であってもよく、またFIRフィルタで、係数器Aに設定されている係数 a が小さく、加算器K1の飽和の虞が小さい場合などであってもよい。

[0091]

このようにして、相関演算ユニットFiでは、構成を簡略化することができる。ただし、最終段の相関演算ユニットFNの加算器K2Nで求められる累算値の最大出力が、前記図1や図2で示すように間引きが行われない場合においてNカウントであるとすると、1段おきに間引かれる場合にはN/2カウントとなり、2段おきに間引かれる場合にはN/3カウントとなり、前記累算値の分解能が低くなる。したがって、要求される出力の分解能に合わせて、均等に間引くことによって、必要最小限の回路構成で、要求機能(分解能)を満足することができる

[0092]

本発明の実施の第4の形態について、図4に基づいて説明すれば、以下のとおりである。

[0093]

図4は、本発明の実施の第4の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、前述の図2で示すマッチトフィルタに類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このマッチトフィルタでは、 $H=N\times\phi$ (ϕ は2以上の整数)個の相関演算ユニットFh(h=1, 2, …, N-1, N, N+1, …, H-1, H)が設けられている。前記拡散符号Pnは、 ϕ 回繰返されることになり、係数器Ahは、各相関演算ユニットFh毎に、すなわちH個のタップ数だけ設けられてもよく、また各拡散符号Pn毎に1つ、すなわち ϕ 個の相関演算ユニットで共用されてもよい。

[0094]

このマッチトフィルタでは、1シンボル周期(PN符号1周期)の ϕ 倍で、前記相関出力Rmを加算平均することになる。すなわち、時点m+Hにおいては、第1段目の相関演算ユニットF1は、(Dm+H*P1)の部分相関値を出力し、第2段目の相関演算ユニットF2は、(Dm+H-1*P1)+(Dm+H*P2)の累算値を出力し、最終H段目の相関演算ユニットF4は、(Dm+1*P1)+(Dm+2*P2)+…+(Dm+N*PN)+(Dm+N+1*P1)+…+(Dm+H-1*PN)の累算値を出力する

[0095]

つまり、常に最終日段目の相関演算ユニットFHのデジタル出力部分から、前記チップ周期Tc毎に、加算平均された相関出力Rm_{AV}が出力される。したがって、相関値の演算精度が良くなり、スペクトラム拡散通信における同期を、精度良く、かつ迅速に補足することができる。

[0096]

図5は、本発明の実施の第5の形態のマッチトフィルタの電気的構成を示すブ

ロック図である。このマッチトフィルタは、前述の図2で示すマッチトフィルタに類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このマッチトフィルタでは、相関演算ユニットは、前述と同様に参照符Fjで示す第1の系統と、添字aを付して示す第2の系統との2系統設けられて、2倍のオーバーサンプリングを行うことである。第2の系統の構成は第1の系統と同一に構成されており、第2の系統の各相関演算ユニットFja内の構成要素には、第1の系統の対応する相関演算ユニットFj内の構成要素と同一の参照符号に、前記添字aを付して示す。ただし、オーバーサンプリングの倍数Kは、この図5の例の2に限らず、他の値であってもよいことは言うまでもない

[0097]

係数器Ajは、共通の拡散符号を用いる同じ段数の相関演算ユニットFj, Fj a間で共用されている。また、第1の系統の各相関演算ユニットFjと第2の系統の各相関演算ユニットFj aとには、相互に位相がTc/Kだけずれたクロック信号が与えられる。最終段の相関演算ユニットFN, FN aのうち、前記クロック信号によって、スペクトラム拡散受信信号Dmがサンプリングされて相関値の演算されている系統側の相関演算ユニットからの相関値が、マルチプレクサSWで選択されて、前記相関信号Rmとして出力される。

[0098]

このように構成することによって、それぞれの系統の相関演算ユニットFj, Fjaが相関演算を行う周期を前記チップ周期Tc毎の低速度動作としても、K, 倍のオーバーサンプリングによる高精度な演算結果を得ることができる。

[0099]

本発明の実施の第6の形態について、図6に基づいて説明すれば、以下のとおりである。

[0100]

図6は、本発明の実施の第6の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、前述の図5で示すマッチトフィルタに類似している。このマッチトフィルタでは、前記第1の系統の各相関演算ユニ

ットF」には、スペクトラム拡散受信信号DmのI信号成分DmIが与えられ、これを参照符F」Iで示し、前記第2の系統の各相関演算ユニットF」aには、スペクトラム拡散受信信号DmのQ信号成分DmQが与えられ、これを参照符F」Qで示す。相関演算ユニットF」I, F」Qには、同一のクロック信号が与えられる。各系統の相関演算ユニットF」I, F」Qからの相関信号RmI, RmQは、振幅計算部Eにおいて、2乗和の平方根またはその近似値によって振幅値が計算され、その時点でのマッチトフィルタの振幅相関出力として、前記チップ周期Tc毎に出力される。

[0101]

このようにして、複素マッチトフィルタを実現することができる。

[0102]

この複素マッチトフィルタをオーバーサンプリング対応にするには、前記I信号成分DmIの系統の相関演算ユニットFjIと、前記Q信号成分DmQの系統の相関演算ユニットFjQとのそれぞれに、前記図5で示す手法を適用すればよい。

[0103]

本発明の実施の第7の形態について、図7に基づいて説明すれば、以下のとおりである。

[0104]

図7は、本発明の実施の第7の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、K(図7ではK=2)倍のオーバーサンプリングを行うものであり、その基本構成は、前述の図2で示すマッチトフィルタに基づいている。各係数器Ajは、前記チップ周期Tc毎に拡散符号Pjを出力する。相関演算ユニットはN×K個設けられており、各拡散符号Pj毎に、Fj1,Fj2,…,FjKとなっており、それらが縦続接続されている。

[0105]

また、前記図5のマッチトフィルタと同様に、各相関演算ユニットFj1, Fj2, …, FjKには、相互に位相がTc/Kだけずれたクロック信号が与えられる。したがって、時点mで相関演算ユニットFj1が相関演算を行っていると

すると、その時点mからT c / K だけ経過した時点m + 1 では相関演算ユニット F j 2 が相関演算を行う…。

[0106]

このように構成することによって、前記マルチプレクサSWを用いることなく、チップ周期Tcの1/Kで、最終段の相関演算ユニットFNKから、前記相関信号Rmを出力することができる。また、オーバーサンプリングが加算されるので、たとえばK=2の場合にはデジタル加算値が1ビット、K=4の場合には2ビット増加し、スペクトラム拡散受信信号の同期を精度良く補足することができる。

[0107]

本発明の実施の第8の形態について、図8に基づいて説明すれば、以下のとおりである。

[0108]

図8は、本発明の実施の第8の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、前述の図2で示すマッチトフィルタに類似している。このマッチトフィルタは、最終段の相関演算ユニットFNで残ったアナログ残差まで用いて、高精度な相関信号Rmを求めるものである。

[0109]

前記最終段の相関演算ユニットFNのデジタル/アナログ変換器CNからの出力は、第4の加算手段である加算器KOにおいて、該相関演算ユニットFNの遅延器D1Nを介する部分相関値から減算された後、アナログ/デジタル変換手段である高分解能のアナログ/デジタル変換器COにおいてアナログ/デジタル変換される。したがって、前記最終段の相関演算ユニットFNの遅延器D3Nからの上位ビットの相関出力Rm1と、前記アナログ/デジタル変換器COからの下位ビットの相関出力Rm2とが前記相関出力Rmとなる。このようにして、高精度な相関出力Rmを得ることができる。

[0110]

本発明の実施の第9の形態について、図9に基づいて説明すれば、以下のとおりである。

[0111]

図9は、本発明の実施の第9の形態のマッチトフィルタの電気的構成を示すブロック図である。このマッチトフィルタは、前述の図2で示すマッチトフィルタに基づいている。このマッチトフィルタは、DCオフセットを補正するものである。

[0112]

このため、各相関演算ユニットF」の乗算器M」にスペクトラム拡散受信信号 Dmを供給する信号ラインには、第1の切換え手段であるマルチプレクサG1が 介在されており、最終段の相関演算ユニットFNの遅延器D3Nからの出力ラインにも、第2の切換え手段であるマルチプレクサG2が介在されている。また、 前記DCオフセット分ΔRmをストアするメモリG3と、 前記遅延器D3Nからの前記DCオフセット分ΔRmを含む相関出力Rm'から、前記DCオフセット分ΔRmを減算する第5の加算手段である加算器KCとが設けられている。

[0113]

動作は、マッチトフィルタのDCオフセットを測定するキャリブレーションモードと、相関出力を測定する相関演算モードとに分かれる。前記キャリブレーションモードでは、マルチプレクサG1によって前記スペクトラム拡散受信信号Dmに代えて基準電圧 V_{CAL} を乗算器Mjの入力信号とした状態で相関演算を行い、その出力値を前記DCオフセット分 Δ Rmとして、マルチプレクサG2を介してデジタルメモリG3にストアする。理論的には、入力が前記基準電圧 V_{CAL} の場合の相関出力は0となるように設定されており、この場合の相関出力が前記DCオフセット分 Δ Rmであるとみなせる。

[0114]

相関演算モードでは、マルチプレクサG1はスペクトラム拡散受信信号Dmを乗算器Mjの入力信号として相関演算を行い、その相関出力Rm'がマルチプレクサG2を介して加算器KCに与えられ、該加算器KCによって前記DCオフセット分ARmを減算する。このようにして、DCオフセット分ARmを除去した高精度な相関出力Rmを得ることができる。

[0115]

なお、前記部分相関値を累算してゆく加算器 K 2 j は総てが同一の構成でなくてもよく、たとえばN = 2 5 6 とすると、加算器 K 2 1 は1 ビットカウンタ、加算器 K 2 2 , K 2 3 は 2 ビットカウンタ、加算器 K 2 4 ~ K 2 7 は 3 ビットカウンタ、加算器 K 2 8 ~ K 2 1 5 は 4 ビットカウンタ、加算器 K 2 1 6 ~ K 2 3 1 は 5 ビットカウンタ、加算器 K 2 3 2 ~ K 2 6 3 は 6 ビットカウンタ、加算器 K 2 6 4 ~ K 2 1 2 7 は 7 ビットカウンタ、加算器 K 2 1 2 8 ~ K 2 2 5 5 は 8 ビットカウンタ、加算器 K 2 2 5 6 は 9 ビットカウンタとする。

[0116]

このように構成した場合、必要なフリップフロップの総数は、

(1 b i t + 2 × 2 b i t + 4 × 3 b i t + 8 × 4 b i t + 1 6 × 5 b i t + 3 2 × 6 b i t + 6 4 × 7 b i t + 1 2 8 × 8 b i t + 9 b i t) × 2

= 3604

とすることができるのに対して、総ての加算器K21~K2256を9ビットカウンタで構成した場合、必要なフリップフロップの総数が、

 $(256 \times 9 b i t) \times 2 = 4608$

であるので、フリップフロップの総数を22%削減することができる。

[0117]

また、上記図2〜図9のマッチトフィルタの構成において、該マッチトフィルタが同期補足を行っていない空き時間に、総ての係数器A1〜ANに「1」を設定することによって、時点m+N-1での相関出力Rmとして、($Sm+1+Sm+2+\cdots+Sm+N-1$)を出力する。すなわち、前記チップ周期Tc毎に、N個のサンプリング値の移動平均されたアナログ/デジタル変換値を出力することもできる。

[0118]

本発明の実施の第10の形態について、図10〜図12に基づいて説明すれば 、以下のとおりである。

[0119]

図10は、本発明の実施の第10の形態のFIRフィルタの電気的構成を示す ブロック図である。このFIRフィルタは、通信用受信機の受信系信号の変換部 に適用される帯域制限フィルタとして用いられ、相関演算ユニットFの段数は10~20程度である。なお、図10では、図面の簡略化のために、各相関演算ユニットFは、演算手段を構成する乗算器Mおよび係数器Aと、第2の加算手段である加算器K2と、第3の遅延手段である遅延器D3とで代表して示している。

[0120]

注目すべきは、このFIRフィルタでは、複数 j (図10では8)段の相関演算ユニットF j の縦続接続が、部分的に複数(図10では3)列形成されることである。本来、このFIRフィルタでは、前記帯域制限フィルタを実現するにあたって、図11で示すように、第1段目の相関演算ユニットF1から、最終第8段目の相関演算ユニットF8までの直列回路で、相関演算ユニットF4~F6には係数「3」を設定する必要があるのに対して、相関演算ユニットF4と並列にF41、F42、相関演算ユニットF5と並列にF51、F52、相関演算ユニットF6と並列にF61、F62を設け、それらの総ての係数を「1」としている。すなわち、相互に対応する段の係数の加算値が、その段に所望とすべき係数値となるように、並列の各相関演算ユニットF4、F41、F42;F5、F5

[0121]

追加された前記各相関演算ユニットF41, F42; F51, F52; F61, F62にも、前記相関演算ユニットF1~F8と同様に、アナログ入力信号Smが与えられる。そのアナログ入力信号Smを、相関演算ユニットF41, F42はF4と、相関演算ユニットF51, F52はF5と、相関演算ユニットF61, F62はF6と、それぞれ同一のサンプリングタイミングで取込み、演算を行う。

[0122]

ユニットF71,F9は、分割した並列回路の演算結果を合流させるために設けられており、またユニットF81は、タイミング合わせのために設けられている。すなわち、前記ユニットF81は、前記タイミング合わせのための遅延器D381から構成され、前記ユニットF9は、前記ユニットF81の遅延器D381からのデジタル出力と、前段の相関演算ユニットF8からのデジタル出力とを

加算する加算器K9と、遅延器D39とを備えて構成されている。

[0123]

図12は、前記ユニットF71の具体的な一構成例を示すブロック図である。相関演算ユニットF62は、残余の相関演算ユニットF42, F52; F1~F8等と同様に構成されており、遅延器D362からのデジタル出力は、該ユニットF71において、前段の相関演算ユニットF61の遅延器D361(図示せず)からのデジタル出力と量子化器Q71の量子化結果とを加算する加算器K271の前段に設けられた加算器K471で、予め前記相関演算ユニットF61からのデジタル出力と加算された後、前記加算器K271に入力される。

[0124]

以上のように構成することによって、相関演算ユニットF4~F6内で、その段でのアナログ演算結果と前段からのアナログ残差とを加算する加算器 K14~ K16のダイナミックレンジを小さくすることができる。すなわち、前記係数「3」に対して、前記加算器 K14~K16を残余の加算器 K11~K13; K17, K18と同様に構成すると、飽和してしまう虞がある。特に、相関演算ユニットF4よりもF5、さらにF6というように、大きい係数が連続する場合に、その可能性が高くなる。このため、前記加算器 K11~K13; K17, K18のダイナミックレンジを1とすると、加算器 K14~K16のダイナミックレンジは3とする必要がある。

[0125]

たとえば、ダイナミックレンジが3の加算器は、ダイナミックレンジが1の加算器に比べて、3~5倍の電力を消費するので、単一の加算器K14~K16を用いる場合に比べて、分割した並列の相関演算ユニットF41~F61;F42~F62内の加算器K141~K161;K142~K162(K141~K161;K142~K162(K141~K161;K142~K162)と合わせても、電力消費の総計を小さくすることができる。したがって、大きな係数を扱う場合にも、上記のような並列回路構成とすることによって、電力消費を削減することができる。

[0126]

係数には、前記「3」に限らず、残余の相関演算ユニットF1~F3; F7,

F8の係数よりも大きい任意の数が選ばれる。その場合、その係数を該相関演算 ユニットF1~F3;F7,F8の係数で除算した値(余りがあるときには繰上 げ)とすることによって、前記のように総ての相関演算ユニットFの加算器K1 のダイナミックレンジを小さく揃えることができる。

[0127]

前記ユニットF71は、回路構成を規格化して設計を簡略化するために、前記加算器K471を除いて、残余の相関演算ユニットF1~F8; F41~F61 等と同様に構成されているけれども、ユニットF9と同様に、加算器および遅延器から成る構成であってもよい。

[0128]

本発明の実施の第11の形態について、図13および図14に基づいて説明すれば、以下のとおりである。

[0129]

図13は、前記ユニットF71の他の構成例を示すブロック図である。相関演算ユニットF62の加算器K362からのアナログ残差出力は、加算用の前記ユニットF71の乗算器M71に入力される。入力されたアナログ残差は、係数器A71に設定されている係数「1」と乗算された後、加算器K171において、前段の相関演算ユニットF61からのアナログ残差出力に加算される。デジタル出力は、前記図12の構成と同様に、加算器K471で加算される。前記ユニットF9も、このユニットF71と同様に、ユニットF81からのデジタル出力だけでなく、アナログ残差も加算するようにしてもよい。

[0130]

また、図14は、前記ユニットF71のさらに他の構成例を示すブロック図である。前述の図13の構成に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この例では、前記係数器A71の係数が「1」であるので、前記乗算器M71および係数器A71が設けられておらず、前記相関演算ユニットF62の加算器K362からのアナログ残差出力は、直接加算器K171に入力される。

[0131]

これら図12~図14で示す構成は何れが選択されてもよく、加算器K171のオーバフローの虞をなくし、該加算器K171のダイナミックレンジを残余の加算器K11~K18等と等しくするのであれば前記図12で示す構成が選択され、前記オーバフローの可能性が少なく、アナログ残差まで考慮するのであれば前記図13または図14で示す構成が選択される。そして、図13の構成と図14の構成とは、回路構成を簡略化するのであれば図14の構成が選択され、回路構成を規格化して設計を簡略化するのであれば図13の構成が選択されればよい

[0132]

本発明の実施の第12の形態について、図15および図16に基づいて説明すれば、以下のとおりである。

[0133]

図15は、本発明の実施の第12の形態のFIRフィルタの電気的構成を示す ブロック図であり、前述の図10の構成に類似し、対応する部分には同一の参照 符号を付して示す。注目すべきは、このFIRフィルタでは、相関演算を行って いる相関演算ユニットFaで合流が行われることである。この相関演算ユニット Faの係数は「1」であり、したがって相関演算ユニットF7は、本来、係数が 「2」である。

[0134]

図16は、前記相関演算ユニットFaの具体的な一構成例を示すブロック図である。この相関演算ユニットFaは、前述のユニットF71に類似している。該相関演算ユニットFaの加算器K171aは、前段の相関演算ユニットF61の加算器K361(図示せず)からのアナログ残差出力と、乗算器M71でのアナログ演算結果と、相関演算ユニットF62の加算器K362からのアナログ残差出力とを相互に加算する。

[0135]

以上のように構成することによって、前記マッチトフィルタのように縦続段数が比較的大きくなるフィルタにおいて、比較的前段側で大きな係数が必要となって並列構成となっても、所望の段で合流させることができ、最終段まで遅延器を

接続してゆく必要はなく、回路構成を比較的小さくすることができる。

[0136]

本発明の実施の第13の形態について、図17に基づいて説明すれば、以下の とおりである。

[0137]

図17は、本発明の実施の第13の形態のFIRフィルタの電気的構成を示す ブロック図であり、前述の図10および図15の構成に類似し、対応する部分に は同一の参照符号を付して示す。注目すべきは、このFIRフィルタでは、アナ ログ入力信号Smに対する乗算係数が0である相関演算ユニットFbは、如何な るアナログ入力信号Smが入力されても、その乗算結果は0であるので、これを 利用する。すなわち、該相関演算ユニットFbにおける乗算係数を1として、他 方の列のユニットF61からのアナログ残差を前記アナログ入力信号Smに代え て入力し、前段からのアナログ残差に加算する。

[0138]

該相関演算ユニットFbには、前記図13または図14で示すユニットF71を用いればよい。並列回路の最終段のユニットF61の直後に、このような乗算係数が0である相関演算ユニットがない場合は、たとえば遅延器の縦続接続などによって、前記乗算係数が0であるさらに後段側の相関演算ユニットが用いられる。

[0139]

以上のように構成することによって、合流される側の相関演算ユニットFbの加算器K171では、本来、その段での乗算結果と、前段からのアナログ残差と、合流させるアナログ残差とを相互に加算する必要があり、他の段の加算器と同等のダイナミックレンジではオーバーフローを生じる虞があるのに対して、乗算係数が0であるので、前段からのアナログ残差と、合流させるアナログ残差とを相互に加算するだけでよく、通常の相関演算ユニットF1~F6,F8等と同様に、前記オーバーフローの虞れをなくすことができる。

[0140]

【発明の効果】

本発明に係るフィルタ回路は、以上のように、複数段のユニット回路が相互に 縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでの アナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順 次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する 時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータに変換して出力するようにしたフィルタ回路において、前記係数値などから、前記累算値が所定値より大きくなる最終段以外の任意 の段のユニット回路で、前記累算値を低ビット量子化し、その量子化結果と、前 記累算値から前記量子化結果のデジタル/アナログ変換値を減算した残差分のアナログ信号とを出力する。

[0141]

それゆえ、前記累算値を求める加算手段のダイナミックレンジは、各ユニット 回路内で求められる部分相関値と、前段のユニット回路からの前記残差分のアナ ログ信号との加算値に対して飽和しないレベルであればよく、マッチトフィルタ として用いるように多段構成としても、該加算手段の回路規模や電力消費を小さ くすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を 使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単 なデジタル出力で得ることができる。

[0142]

さらにまた、本発明に係るフィルタ回路は、以上のように、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算結果を順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータに変換して出力するようにしたフィルタ回路において、前記係数値などから、前記累算値が所定値より大きくなる最終段以外の任意の段のユニット回路からは、前記累算値を、該累算値を量子化した

デジタルデータと、該累算値から量子化結果のアナログ変換値を減算した残差分のアナログデータとの合算値で表す。

[0143]

それゆえ、前記累算値を求める加算手段のダイナミックレンジは、各ユニット 回路内で求められる部分相関値と、前段のユニット回路からの前記残差分のアナ ログ信号との加算値に対して飽和しないレベルであればよく、マッチトフィルタ として用いるように多段構成としても、該加算手段の回路規模や電力消費を小さ くすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を 使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単 なデジタル出力で得ることができる。

[0144]

また、本発明に係るフィルタ回路は、以上のように、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算を行い、その演算結果をチップ周期で順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータに変換して出力するようにしたフィルタ回路において、前記係数値などから、自段における演算結果を、転送されてきた前段の出力と相互に加算する第1の加算手段で求められる演算結果の累算値が所定値より大きくなる任意の段および最終段で、前記累算値を量子化手段で低ビット量子化し、後段側へは、その量子化結果を第2の加算手段で加算して出力するとともに、第3の加算手段で前記累算値から前記量子化結果のデジタル/アナログ変換値を減算し、その残差分のアナログ信号を出力する。

[0145]

それゆえ、第1の加算手段のダイナミックレンジは、対応する演算手段で求められる部分相関値と、前段の第3の加算手段からの前記残差分のアナログ信号との加算値に対して飽和しないレベルであればよく、マッチトフィルタとして用い

るように多段構成としても、該第1の加算手段の回路規模や電力消費を小さくすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0146]

さらにまた、本発明に係るフィルタ回路は、以上のように、複数段のユニット回路が相互に縦続接続され、各ユニット回路内の演算手段が同一サンプリングタイミングでのアナログ入力信号と該各演算手段毎に予め設定されている係数との演算を行い、その演算結果をチップ周期で順次後段側のユニット回路へ転送して、その段での演算結果と相互に加算することによって、最終段のユニット回路からは、総ての係数とその係数個分の連続する時系列アナログサンプリング信号との演算結果の累算値が求められるようにし、その累算値をデジタルデータに変換して出力するようにしたフィルタ回路において、前記係数値などから、自段における演算結果を、転送されてきた前段の出力と相互に加算する第1の加算手段で求められる演算結果の累算値が所定値より大きくなる任意の段および最終段で、前記累算値を量子化手段で低ビット量子化し、後段側へは、その量子化結果を第2の加算手段で加算して出力するとともに、前記第1の加算手段からのアナログで換値とを出力し、次段の第1の加算手段で減算させる。

[0147]

それゆえ、第1の加算手段のダイナミックレンジは、対応する演算手段で求められる部分相関値と、前段のユニット回路からの残差分のアナログ信号との加算値に対して飽和しないレベルであればよく、マッチトフィルタとして用いるように多段構成としても、該第1の加算手段の回路規模や電力消費を小さくすることができるとともに、高分解能で、高速なアナログ/デジタル変換器を使用しなくても、部分相関値の累算値を高精度に、かつ後続回路での処理の簡単なデジタル出力で得ることができる。

[0148]

また、本発明に係るフィルタ回路は、以上のように、前記任意の段を予め定め

る段数おきの段として、前記低ビット量子化による部分相関値を演算する構成を 総ての段のユニット回路に設けるのではなく、等間隔に間引いて設ける。

[0149]

それゆえ、アナログ計算量が偏らないようにして、要求分解能を満足しつつ、 必要最小限の構成で、低消費電力に、相関値の演算を行うことができる。

[0150]

さらにまた、本発明に係るフィルタ回路は、以上のように、最終段の演算手段 で量子化できなかったアナログ残差を、高分解能のアナログ/デジタル変換手段 によってデジタル変換し、相関出力の一部として用いる。

[0151]

それゆえ、前記最終段のユニット回路の第2の加算手段からの上位ビットの相 関出力と、前記アナログ/デジタル変換手段からの下位ビットの相関出力とを合 わせて実際の相関出力を形成するので、高精度な相関出力を得ることができる。

[0152]

また、本発明に係るフィルタ回路は、以上のように、キャリブレーションモード時に、アナログ入力信号に代えて基準電圧を入力し、現れたDCオフセット分をメモリにストアしておき、相関演算モード時には、前記メモリにストアされている前記DCオフセット分を最終段の演算手段の相関出力から減算してオフセット補正を行う。

[0153]

それゆえ、前記DCオフセット分を除去した高精度な相関出力を得ることができる。

[0154]

さらにまた、本発明に係るフィルタ回路は、以上のように、前段側の演算手段での量子化結果にその段における量子化結果を加算するカウント動作を行う第2の加算手段において、カウント値の小さい初段側のビット数を小さく、最終段側となるにつれて大きく設定する。

[0155]

それゆえ、前記第2の加算手段は必要なビット数のみの構成となり、フリップ

フロップの回路規模を最小限にすることができる。

[0156]

また、本発明に係るフィルタ回路は、以上のように、前記量子化手段をコンパレータとし、2値または3値の量子化を行う。

[0157]

それゆえ、低ビットの前記量子化手段の構成を、簡単にすることができる。

[0158]

さらにまた、本発明に係るフィルタ回路は、以上のように、前記アナログ入力信号をスペクトラム拡散受信信号とし、前記係数を拡散符号とし、前記各演算手段を前記スペクトラム拡散受信信号と前記拡散符号との相関演算を行う相関演算器としたマッチトフィルタとする。

[0159]

それゆえ、前述のように構成していることによって、大部分の処理がアナログ 処理となり、マッチトフィルタとして、ベースバンド処理部における電力消費を 大幅に削減することができるとともに、回路規模を小さくすることができる。

[0160]

また、本発明に係るフィルタ回路は、以上のように、前記演算手段の段数Mを 、前記拡散符号の符号長Nの整数φ倍とする。

[0161]

それゆえ、1シンボル周期(拡散符号の1周期)のφ倍で、前記相関出力を加算平均することができ、相関値の演算精度が良くなり、スペクトラム拡散通信における同期を、精度良く、かつ迅速に補足することができる。

[0162]

さらにまた、本発明に係るフィルタ回路は、以上のように、前記演算手段を、 I成分用とQ成分用とのそれぞれに対して前記拡散符号の符号長N個ずつ備え、 スペクトラム拡散受信信号の同相成分(I成分)と直交成分(Q成分)とのそれ ぞれと前記拡散符号との相関演算を行い、その演算結果を振幅計算部において振 幅値に計算し、複素マッチトフィルタを実現する。

[0163]

それゆえ、2系統のデータ列を同時に復調することができ、情報の伝送効率を 良くすることができる。またI成分とQ成分との拡散符号が同じ場合には、前記 係数器を共通化することで、I成分用とQ成分用との2個のマッチトフィルタを 個別に作成する場合に比べて、電力消費、回路規模とも少なくすることができる

[0164]

また、本発明に係るフィルタ回路は、以上のように、M段の演算手段群をK組設け、同一段の演算手段には相互に同一の拡散符号を設定し、各組の演算手段群をチップ周期Tcの1/Kだけ相互に位相がずれたクロック信号で駆動して、各群の最終段の演算手段からの相関出力を、マルチプレクサで前記Tc/K毎に順次選択して出力することでK倍のオーバーサンプリングを実現する。

[0165]

それゆえ、それぞれの演算手段が相関演算を行う周期を前記チップ周期T c 毎 の低速度動作としても、時間的に細かく相関値の演算を行うことができ、スペクトラム拡散受信信号の同期を精度良く補足することができる。

[0166]

さらにまた、本発明に係るフィルタ回路は、以上のように、前記演算手段を、前記M段の各段毎にK個を縦続接続して構成し、各演算手段を、チップ周期Tcの1/Kだけ相互に位相がずれたクロック信号で駆動することによって、K倍のオーバーサンプリングを実現する。

[0167]

それゆえ、上記の構成に比べて、前記マルチプレクサを用いることなく、時間 的に細かく相関値の演算を行うことができるとともに、デジタル加算値のビット 数が増加し、スペクトラム拡散受信信号の同期を精度良く補足することができる

[0168]

また、本発明に係るフィルタ回路は、以上のように、マッチトフィルタが同期 補足を行っていない空き時間に、係数を総て「1」として、アナログ入力信号の 移動平均のアナログ/デジタル変換値を求める。

[0169]

それゆえ、他の構成を全く変更することなく、該移動平均値のアナログ/デジ タル変換値を求めることもできる。

[0170]

さらにまた、本発明に係るフィルタ回路は、以上のように、比較的大きい係数値が設定される段では、ユニット回路を複数個並列構成とし、その段に所望とすべき係数値をそれらの各並列ユニット回路間で分割する。

[0171]

それゆえ、各ユニット回路内で、その段でのアナログ演算結果と前段からのアナログ残差とを加算する加算器のダイナミックレンジを小さくすることができ、単一の加算器を用いる場合に比べて、分割した並列ユニット回路内の加算器の電力消費の和を小さくすることができる。

[0172]

また、本発明に係るフィルタ回路は、以上のように、一方の列の演算結果を他方の列に合流させるにあたって、アナログ入力信号に対する乗算係数が 0 のユニット回路を用い、前記乗算係数を 1 として、前記一方の列のアナログ残差を前記アナログ入力信号に代えて入力する。

[0173]

それゆえ、合流される側のユニット回路の加算器は、前段からのアナログ残差 と、合流させるアナログ残差とを相互に加算するだけでよく、通常のユニット回 路の加算器と同様に、オーバーフローの虞れをなくすことができる。

[0174]

さらにまた、本発明に係るフィルタ回路は、以上のように、比較的大きい係数値を用いる必要があり、また前記ユニット回路の段数が10~20程度である通信用受信機の受信系信号の変換部に適用される。

[0175]

それゆえ、並列構成とすべき段が比較的前段側で、かつ縦続接続されるユニット回路の一部を前記合流のための特殊な構造にする必要がないように、ユニット 回路の段数が最大の列の最後段のユニット回路の後方で合流を行う場合にも、並 列回路側に設ける遅延器などは比較的少なくてすみ、好適である。

【図面の簡単な説明】

【図1】

本発明の実施の第1の形態のFIRフィルタの電気的構成を示すブロック図である。

【図2】

本発明の実施の第2の形態のマッチトフィルタの電気的構成を示すブロック図 である。

【図3】

本発明の実施の第3の形態のマッチトフィルタの電気的構成を示すブロック図である。

【図4】

本発明の実施の第4の形態のマッチトフィルタの電気的構成を示すブロック図 である。

【図5】

本発明の実施の第5の形態のマッチトフィルタの電気的構成を示すブロック図である。

【図6】

本発明の実施の第6の形態のマッチトフィルタの電気的構成を示すブロック図である。

【図7】

本発明の実施の第7の形態のマッチトフィルタの電気的構成を示すブロック図である。

【図8】

本発明の実施の第8の形態のマッチトフィルタの電気的構成を示すブロック図である。

【図9】

本発明の実施の第9の形態のマッチトフィルタの電気的構成を示すブロック図である。

【図10】

本発明の実施の第10の形態のFIRフィルタの電気的構成を示すブロック図である。

【図11】

図10で示すFIRフィルタの原型構成を示すブロック図である。

【図12】

図10で示すFIRフィルタにおけるユニットの具体的な一構成例を示すブロック図である。

【図13】

本発明の実施の第11の形態のユニットの他の構成例を示すブロック図である

【図14】

図13で示すユニットのさらに他の構成例を示すブロック図である。

【図15】

本発明の実施の第12の形態のFIRフィルタの電気的構成を示すブロック図である。

【図16】

図15で示すFIRフィルタにおける相関演算ユニットの具体的な一構成例を 示すブロック図である。

【図17】

本発明の実施の第13の形態のFIRフィルタの電気的構成を示すブロック図である。

【図18】

典型的な従来技術のマッチトフィルタの電気的構成を示すブロック図である。

【図19】

他の従来技術のマッチトフィルタの電気的構成を示すブロック図である。

【符号の説明】

 $A 1 \sim A N$

係数器

AΗ

係数器

Ala~ANa 係数器

C0 アナログ/デジタル変換器(アナログ/デジタル変換手段)

C1~CN デジタル/アナログ変換器(デジタル/アナログ変換手段)

CH デジタル/アナログ変換器(デジタル/アナログ変換手段)

 $C1a\sim CNa$

デジタル/アナログ変換器 (デジタル/アナログ変換手段)

D11~D1N 遅延器

D1H 遅延器

D11a~D1Na 遅延器

D 2 1 ~ D 2 N 遅延器

D2H 遅延器

D21a~D2Na 遅延器

D31~D3N 遅延器

D3H 遅延器

D31a~D3Na 遅延器

E 振幅計算部

 $F1 \sim FN$ 相関演算ユニット (ユニット回路)

FH 相関演算ユニット(ユニット回路)

F2a, F4a, …, FN-1a 相関演算ユニット (ユニット回路)

 $F1a \sim FNa$ 相関演算ユニット(ユニット回路)

F1I~FNI; F1Q~FNQ 相関演算ユニット (ユニット回路)

F11, F12, F21, F22, FN1, FN2

相関演算ユニット(ユニット回路)

F41, F42; F51, F52; F61, F62

相関演算ユニット(ユニット回路)

F9; F71, F7a, F7b; F81

ユニット

G1 マルチプレクサ(第1の切換え手段)

G2 マルチプレクサ (第2の切換え手段)

G 3	メモリ

TZ 0		고⇔ 샤샤 HH	/ K/~ A	Λ ⊥ μ κκ → κπ \
$K \cap$	· ·	JIII (F) 70	1799 /1	の加箟手段)

M1~MN 乗算器(演算手段)

M1a~MNa 乗算器(演算手段)

Q1~QN 量子化器(量子化手段)


QN+1, QH 量子化器(量子化手段)

Q1a~QNa 量子化器(量子化手段)


SW マルチプレクサ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



【図19】



【書類名】 要約書

【要約】

【課題】 連続的なアナログ入力信号であるスペクトラム拡散受信信号Dmを時系列で入力し、この時系列データに、相関演算ユニットF1~FNが係数器A1~AN内の拡散符号P1~PNをそれぞれ乗じて積算するマッチトフィルタにおいて、タップ数の増大に伴う累算値の増大によって、アナログ加算器K11~K1Nが後段側でダイナミックレンジが拡大することによる電力消費を低減する。

【解決手段】 前記拡散符号P1~PNなどから、前記積算値が大きくなる任意の段のユニットにおいて、量子化器Q1~QNによって部分量子化値を求め、後段側のユニットへは、その部分量子化値をカウンタから成る加算器K21~K2Nによって順次加算して転送してゆくとともに、次段の加算器K12~K1Nでは、D/A変換器C1~CN-1による前記部分量子化値のアナログ変換値を前記積算値から減算したアナログ残差を求めるようにし、前記アナログ累算値の増大を抑える。

【選択図】 図2

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社